FPGA入门篇：Verilog计数器
2023-12-26一．Verilog介绍 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 二．Verilog计数器 我们用 明德杨《至简设计法》--八部
FPGA程序的一种调试方案解读
2023-12-26FPGA程序的调试，尤其是大型程序，一直都是耗时耗力的工作。首先是因为HDL语言沿空间并发扩展的特性不同于一般基于按时间线性叙事的计算机语言，各个元素之间的逻辑关系更加紧密，不易理解和思考，debug手段也不多。同时，FPGA程序的综合布线过程都比较缓慢，经常一个中等大小的程序会需要等待数十分钟才能得到输出文件，大型设计run隔夜是常见的事情，随便一个笔误都会带来很高的沉没成本。每次说到这里，都不由得回忆起多年以前某次出差做实验，邂逅过一位研究所大哥玩笑说最爱领导指派FPGA任务，因为只要按下
基于RFSoC FPGA的可扩展超导量子计算机控制系统
2023-12-26ICARUS-Q：一种基于RFSoC的可扩展超导量子计算机控制系统 Park, Kun Hee ; Szen Yap, Yung ; Tan, Yuanzheng Paul ; Hufnagel, Christoph ; Hoang Nguyen, Long ; Lau, Karn Hwa ; Efthymiou, Stavros ; Carrazza, Stefano ; Budoyo, Rangga P. ; Dumke, Rainer eprint arXiv:2112.02933，De
fpga高速接口有哪些
2023-12-26fpga高速接口有哪些FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，可以实现高度定制的硬件功能。它在数字电路设计中扮演着重要的角色，可以用于各种应用领域，例如通信、嵌入式系统以及科学研究等等。一个FPGA芯片通常具有许多不同类型的接口，以满足不同的需求。在这篇文章中，我们将讨论几个常见的高速接口类型，包括PCIe、DDR、Gigabit以太网和HDMI。首先要提到的是PCIe（Peripheral Component Interconnect Ex
FPGA通过SPI对ADC配置简介(二)-4线SPI配置时序分析
2023-12-26本篇将以德州仪器(TI)的高速ADC芯片—ads52j90为例，进行ADC的4线SPI配置时序介绍与分析。 从ads52j90的数据手册我们不难发现，其SPI控制模块主要包含4根信号线SEN，SCLK，SDIN以及SDOUT。TI公司对其产品SPI配置信号的命名方式与通用的SPI信号命名方式不一样，但实际上SENSDINSDOUT分别对应CSBSDISDO。 SEN：SPI读写的使能信号； SDIN：FPGA写入ADC的配置数据(寄存器地址和对应地址的值)； SDOUT：ADC对应
FPGA优质开源模块-SRIO IP核的使用
2023-12-26本文介绍一个FPGA常用模块：SRIO（SerialRapidIO）。SRIO协议是一种高速串行通信协议，在我参与的项目中主要是用于FPGA和DSP之间的高速通信。有关SRIO协议的详细介绍网上有很多，本文主要简单介绍一下SRIO IP核的使用和本工程的源代码结构。 由于Vivado中RapidIO IP核需要付费才能使用，因此本文提供完整工程源码。文章末尾有该工程源码获取方式，有需要的小伙伴可以收藏、分享一下。 01 软硬件平台 软件平台：Vivado 2017.4; 硬件平台：XC7K41
FPGA通过SPI对ADC配置简介（三）3线SPI配置时序分析
2023-12-26AD9249的SPI控制模块包含4根信号线，即CSB1、CSB2、SDIO以及SCLK。但CSB1、CSB2可以一起由CSB来控制，实际上就是3线SPI。由于3线SPI数据的读、写操作在同一根信号线SDIO上实现，因此其配置方式与4线的配置稍微有些不一样。下面我们将详细介绍读写操作： CSB：SPI控制读写使能信号； SDIO：SPI的数据、地址读写端口； SCLK：FPGA提供给ADC的SPI接口时钟； 如下图1所示为该ADC的SPI读、写配置时序图。其中CSB和SCLK的操作和上篇介绍的4
深度解读英特尔拆分FPGA业务的原因
2023-12-26在我离开英特尔两年后，我所在的整个FPGA业务部门、上千号兄弟，决定跟随我的脚步，离开英特尔…… 开个玩笑啦。 不过不开玩笑的是，全球的FPGA行业即将出现一波大洗牌，也即将出现一个全球最大的FPGA公司。 就在国庆假期期间，老牌芯片巨头英特尔突然宣布，要将旗下的FPGA部门PSG拆分独立运营，并计划在未来三年内上市。FPGA行业沉寂已久，这无疑是一个惊天大新闻。 英特尔为什么要拆分FPGA业务、谁会从中获利、存在怎样的问题、会对中国的芯片行业、特别是中国的FPGA行业，带来怎样的影响。今天的
Fpga Verilog SDRAM模块—单字读写案例
2023-12-26SDRAM模块① — 单字读写 笔者与SDRAM有段不短的孽缘，它作为冤魂日夜不断纠缠笔者。笔者尝试过许多方法将其退散，不过屡试屡败的笔者，最终心情像橘子一样橙。 图18.1 数据读取（理想时序左，物理时序右）。 首先，让我们来了解一下，什么才是数据读取的最佳状态？如图18.1所示，红色箭头是上升沿，绿色箭头是锁存沿。左图是理想时序读取数据的最佳状态，即T0发送数据，T1锁存数据。右图则是物理时序读取数据的最佳状态，即T0发送数据，然后数据经由 TDATA延迟，然后T1锁存数据。理想状态下，读
FPGA开发板功耗的对比测试分析
2023-12-26今天小编将做一个开发板的功耗对比，分别购入的是ALTERA Cyclone V Core Board 5CEFA7F23核心板与易灵思钛金系列 Ti60F225ES开发板，这两颗FPGA的资源是接近的，我们利用双通道热电测试仪来进行温升测试，通过温升表现来进行对比，了解两颗FPGA的功耗。 图一 搭建好的测试环境 如图一，两块板子都还没有进行通电的时候，温度显示的是环境温度23.7°。通道一显示的是5CEFA7F23开发板的温度，通道二显示的是Ti60F225ES开发板的温度。 接下来我们对两